APT是一個(gè)程序開(kāi)發(fā)語(yǔ)言，Automatic Test Pattern Generation(ATPG)自動(dòng)測(cè)試向量生成是在半導(dǎo)體電器測(cè)試中使用的測(cè)試圖形向量由程序自動(dòng)生成的過(guò)程。測(cè)試向量按順序地加載到器件的輸入腳上，輸出的信號(hào)被收集并與預(yù)算好的測(cè)試向量相比較從而判斷測(cè)試的結(jié)果。ATPG有效性是衡量測(cè)試錯(cuò)誤覆蓋率的重要指標(biāo)。

外文名

Automatic Test Pattern Generation(ATPG)

屬性

程序開(kāi)發(fā)語(yǔ)言

簡(jiǎn)稱

ATPG

簡(jiǎn)介

自動(dòng)測(cè)試圖樣產(chǎn)生

（英語(yǔ)：

Automatic test pattern generation, ATPG

）系統(tǒng)是一種工具，產(chǎn)生資料給制造出來(lái)后的數(shù)字電路作測(cè)試使用。

超大規(guī)模集成電路的測(cè)試平臺(tái)，要達(dá)到非常高的錯(cuò)誤涵蓋率（Fault coverage）是非常困難的工作，因?yàn)樗膹?fù)雜度很高。針對(duì)組合邏輯電路（Combinatorial logic）和時(shí)序邏輯電路（Sequential logic）的電路測(cè)試，必須要使用不同的 ATPG 方法。

階段

一個(gè)ATPG的周期可以分為兩個(gè)階段：

1、測(cè)試的生成

2、測(cè)試的應(yīng)用

在測(cè)試的生成過(guò)程中，針對(duì)電路的設(shè)計(jì)的測(cè)試模型在Gate或Transistor Level產(chǎn)生，以使錯(cuò)誤的電路能夠被該模型所偵測(cè)。這個(gè)過(guò)程基本上是個(gè)數(shù)學(xué)過(guò)程，可以通過(guò)以下幾個(gè)方法獲得：

1、手工方法

2、算法產(chǎn)生

3、偽隨機(jī)產(chǎn)生－－軟件通過(guò)復(fù)雜的ATPG程序產(chǎn)生測(cè)試圖形向量

在創(chuàng)建一個(gè)測(cè)試時(shí)，我們的目標(biāo)應(yīng)該是在有限存儲(chǔ)空間內(nèi)執(zhí)行高效的測(cè)試圖形向量。由此可見(jiàn)，ATPG需要在滿足一定錯(cuò)誤覆蓋率的條件下，產(chǎn)生盡可能少的測(cè)試向量。主要考慮到下述因素：

1、建立最小測(cè)試組所需要的時(shí)間

2、測(cè)試圖形向量的大小，軟件、硬件的需求

3、測(cè)試過(guò)程的長(zhǎng)度

4、加載測(cè)試圖形向量所需的時(shí)間

5、外部設(shè)備

算法

現(xiàn)在被廣泛使用的ATPG算法包括：D算法，PODEM算法和FAN算法。任何算法都需要一種叫“path sensitization”的技術(shù)，它指的是在電路中尋找一條路徑以使得路徑中的錯(cuò)誤都能表現(xiàn)在路徑的輸出端。

最廣泛應(yīng)用的算法是D算法，D代表1而D'代表0，D和D'互補(bǔ)。具體的方法在此不再贅述。

ATPG產(chǎn)生過(guò)程包含以下步驟：

1、錯(cuò)誤選擇，選擇需要測(cè)試的錯(cuò)誤

2、初始，尋找合適的輸入向量集

3、傳輸向量集

4、比較結(jié)果

可測(cè)試性設(shè)計(jì)

可測(cè)試性設(shè)計(jì)

（英語(yǔ)：

Design for Testability, DFT

）是一種集成電路設(shè)計(jì)技術(shù)，它將一些特殊結(jié)構(gòu)在設(shè)計(jì)階段植入電路，以便設(shè)計(jì)完成后進(jìn)行測(cè)試。電路測(cè)試有時(shí)并不容易，這是因?yàn)殡娐返脑S多內(nèi)部節(jié)點(diǎn)信號(hào)在外部難以控制和觀測(cè)。通過(guò)添加可測(cè)試性設(shè)計(jì)結(jié)構(gòu)，例如掃描鏈等，內(nèi)部信號(hào)可以暴露給電路外部?？傊?，在設(shè)計(jì)階段添加這些結(jié)構(gòu)雖然增加了電路的復(fù)雜程度，看似增加了成本，但是往往能夠在測(cè)試階段節(jié)約更多的時(shí)間和金錢。